台积电公布3nm晶体管密度达250MTR/mm2

Nian Gao

33分

31樓

Nian Gao

個人積分：33分

文章編號：78762634

游戏脑力 wrote:
随着5nm工艺进入规(恕刪)

看著這類 intel 10nm=TSMC 7nm
AMD、TSMC 7nm Ryzen 只能跟
Intel Core 14nm++ 比不爛等論點

讓我有時候也在思考
與其追求製程縮小
是否在同個製程精進架構
還更好呢？

eclair_lave

8345分

32樓

eclair_lave

個人積分：8345分

文章編號：78764554

Nian Gao wrote:
看著這類 intel...(恕刪)

3990x(64c128T）280w TDP

它最接近的對手是intel w3175x x2的系統

w3175x 28c 56T 255w TDP
也就是單散熱需求就已經是280w vs 255wx2

上述還只是帳面看tdp而已，實際看評測的各種負載功耗差距還更大

製程再怎深入挖掘極限就在那邊，原本配合先進製程的設計要拿到舊製程上生產不是不可能，就良率.生產面積（可切割數量）跟功耗會很難看而已

光是差完整一代製程，那個DIE面積就差以“倍”計算的尺寸面積起跳了

這都還沒算上功耗太難看時，要動用的散熱手段跟規模的問題

eclair_lave

8345分

33樓

eclair_lave

個人積分：8345分

文章編號：78764787

此外桌面版Ryzen 3000並非全7nm製程

而是一顆14/12nm io die +1~2顆7nm運算核心模組的複合製品

io die 本身功耗較高（應該至少15w+)導致Ryzen3000的功耗表現被拖累到一些

比較接近zen2完成品的反而是作為APU的雷諾瓦（全7nm 單die)
桌上型的雷諾瓦APU頂多全負載時90多瓦功耗，它幾個接近性能的對手不要說PL2，單是看PL1就已經差不多是2倍功耗了

游戏脑力

1431分

樓主

游戏脑力

個人積分：1431分

文章編號：78768829

RentHA wrote:
台積電已5nm了, intel...(恕刪)

所以我才說台積電玩文字遊戲啊
"台積電已經5nm了 intel 7nm都做不出來"
這句話聽起來好像很爽.但是intel的7nm如果真的出來,是比台積電的5nm還要強50%的

eclair_lave

8345分

35樓

eclair_lave

個人積分：8345分

文章編號：78768993

游戏脑力 wrote:
所以我才說台積電玩文字遊戲啊
"台積電已經5nm了 intel 7nm都做不出來"
這句話聽起來好像很爽.但是intel的7nm如果真的出來,是比台積電的5nm還要強50%的

是你在玩文字遊戲

tsmc 5nm(171.3MTr/mm²)今年上半就已經量產了，intel的7nm要到2022才會放量生產

要講按規劃那行，tsmc按規劃2022下半年也是同級密度的製程量產

你要拿到時別人已經生產一年以上的上一代(tsmc 5nm)比，而不是2022到時同時期放量生產的製程(tsmc 3nm)去比??

這鬼打牆的到底是誰???

lusyfatw

8分

36樓

lusyfatw

個人積分：8分

文章編號：78769193

說了一堆，結果intel有辦法實現量產嗎？真那麼有本事，又何必下大單給TSMC？

William Wu 44

218分

37樓

William Wu 44

個人積分：218分

文章編號：78769204

游戏脑力 wrote:
所以我才說台積電玩文...(恕刪)

https://buzzorange.com/techorange/2019/11/20/dennard-scaling-law-invalid/
拜託大家別被他給唬弄了…雖然這裡面講到類似摩爾定律的進階版的dennard縮放比例定律就有提到晶圓的面積和性能成反比這一猜測，但這東西在2005到2007早就實現不下去了，今天你想要在小製程達到高密度的同時還有高頻率，本來就有難度，然後閘極長度贏不了別人的intel如果真的想成功增加密度，那他的頻率肯定會和icelake一樣開倒車，所以才在材質上做點改進，掩飾製程的缺陷

maya95

14766分

38樓

maya95

個人積分：14766分

文章編號：78769326

游戏脑力 wrote:
intel的7nm如果真的出來,是比台積電的5nm還要強50%的

那時台積已在生產 3nm .

Intel 還說 7nm 最快是 2022 下半年, 搞不好拖到 2023 上半年.

Nian Gao

33分

39樓

Nian Gao

個人積分：33分

文章編號：78769373

William Wu 44 wrote:
想要在小製程達到高密度的同時
還有高頻率，本來就有難度

我在思考的同個製程精進架構
跟這個有關，電晶體密度
設計的寬一點，是不是
積熱跟極限頻率低的問題
就迎刃而解了呢？
這樣的話很好啊

只是這樣做肯定
不會全都是好處
那麼副作用是什麼呢？

大概又是另一次爬文
另一堂課程了