In an email to IT World Canada, Intel explained that while the gate pitch impacts the size of the standard cell, it’s only a small part of the various factors that affect density. Design choices, metal routing layers, and many other factors all determine transistor density. Additionally, Intel said that “On the whole, our 10nm SuperFin technology is equivalent in density to foundry 7nm processes.”
在給加拿大IT世界的一封電子郵件中,英特爾解釋說,雖然柵距會影響標准單元的尺寸,但它只是影響密度的各種因素中的一小部分。設計選擇,金屬佈線層和許多其他因素都決定了晶體管的密度。此外,英特爾表示:“總體而言,我們的10納米SuperFin技術在密度上與代工7納米工藝相當。”
我們這些網友都知道怎麽比, 世界頂尖工程師會不知道怎麽比?
Transistors are only part of the equation; the metal stack’s performance is just as important. A metal stack interconnect layer sits on top of the transistors and holds the microscopic circuits that connect all the transistors.
晶體管只是方程式的一部分;金屬疊層的性能同樣重要。金屬堆疊互連層位於晶體管的頂部,並保持連接所有晶體管的微觀電路。
==
一直質疑台積電命名方式, 怎不同時質疑三星?
而且再說一次, 請台積電或三星代工的國際大廠工程師們都是白癡?
做產品不用驗證? 工廠說什麼就是什麼?
APPLE 棄 INTEL 而去也是誤信台積電?
游戏脑力 wrote:
命名確實明顯灌水.
以intel 10nm 100MTR/mm2 作為標準.
按照intel 每代 2.2晶體管密度提高,
7nm 220MTR/mm2
5nm 460MTR/mm2
3nm 1050MTR/mm2
這是intel的標準.如果intel真的到3nm的話
台積電已5nm了, intel 自己連 7nm都還生不出來,
準媽媽該問還沒生過小孩的女生如何生小孩?
還是要問已生過小孩的媽媽怎麼生小孩?
-----
https://buzzorange.com/techorange/2020/08/04/what-does-it-mean-intel-fail/
2020 年 7 月 24 日,英特爾公佈了 2020 年第二季度財報。財報透露,由於 7 nm 製程良率不理想,英特爾的 7 nm CPU 產品較先前預期推遲了大約 6 個月。英特爾首席財務官喬治·戴維斯(George Davis)接受采訪時說,在 7 nm 晶片製造技術中發現一種「嚴重缺陷」,英特爾正在進行調整。
這是英特爾第二次推遲 7 nm 量產,較原先計劃一共延期一年。英特爾的 7 nm 晶片,預計不會早於 2022 年下半年推出。儘管英特爾 Q2 在數據中心和存儲業務板塊的收入大幅增長,但推遲 7 nm 量產消息仍讓其股價在 24 日收盤時下跌超過 16%。
小惡魔市集
關閉廣告