台积电公布3nm晶体管密度达250MTR/mm2

随着5nm工艺进入规模量产阶段，台积电也在第一季度的财报会议上首次披露3nm工艺节点的进展。按照台积电官方的说法，第一代3nm工艺依然采用传统的鳍式场效应管(FinFET)技术，GAA技术要在第二代3nm工艺上应用。采用FinFET工艺是台积电经过评估多种选择后，认为目前成本、能效的最佳选择。
除了继续使用FinFET技术外，台积电同时披露了3nm工艺的晶体管密度，250MTr/mm2的密度可为前无古人。作为对比，采用台积电7nm EUV工艺的麒麟990 5G的芯片尺寸113.31mm2，晶体管密度103亿，平均晶体管密度符合此前公布的96.5MTr/mm2，是第一代7nm工艺的3.6倍。与第一代7nm工艺相比，台积电5nm性能提升15%、能耗提升30%，而3nm较5nm性能提升7%、能耗提升15%。
此外，台积电还表示，3nm工艺研发并未受疫情影响，进度符合预期，预计2021年进入风险试产阶段，2022年下半年量产。台积电对手三星则押宝3nm节点翻身，所以进度及技术选择都很激进。三星3nm工艺将率先淘汰FinFET晶体管，直接使用GAA环绕栅极晶体管。但三星已经宣布，疫情已经影响到3nm工艺的开发。
编辑点评：随着5nm工艺在2020年进入量产，更先进的3nm也被提上日程。2022年量产前，台积电方面应该还会推出4nm工艺来弥补产品线，这个5nm工艺改良版应该会在2021年进入到大众视野。
-----------------------------

說實話,這個晶體管密度只能說一般.
命名確實明顯灌水.
以intel 10nm 100MTR/mm2 作為標準.
按照intel 每代 2.2晶體管密度提高,
7nm 220MTR/mm2
5nm 460MTR/mm2
3nm 1050MTR/mm2
這是intel的標準.如果intel真的到3nm的話

而台積電這個命名 灌水也太嚴重.
這個3nm 以intel的標準 大概才6.5nm吧.

雖然說intel 7nm不知道要延期到什麼時候,
但台積電也不能因為自己跑在前面就大玩特玩文字遊戲吧.

半導體晶體管密度的最終物理極限應該落在2000MTR/mm2

按照台積電這種文字玩法,應該可以玩到0.2nm (intel的標準 1.5nm)