美撥款不穩 台積電美國第2廠再推遲1-2年

1000K wrote:
其實Pat的道路已經簡單多了....對Intel來說,重新加強研發是一個很容易的決策 (我不一定做得比較差)
相對於Apple、Amazon或Meta,你要投入研發什麼作為轉型,大家都還在求籤勒 (這才是最艱難的工作吧)


產品線方面Pat需要重整CPU, 顯卡, 伺服器產品, 車用及網路等發展藍圖, 切割各種賠錢服務和整併
Fab方面要定調晶圓節點發展時間軸, 內外合作競爭例如爭取各國晶圓廠補貼法案, 談外包台積電製程優先, ASML High-NA機台優先購買

按你的說法Pat 道路簡單, 其他人比較艱難?

你舉這幾個Fabless 不用額外掌控晶圓生產製造, 性質和AMD, Nvidia相近, 和台積電剛好在對面, Intel介於中間.
只有Intel 一家是兼具Fab+Design

舉Apple來說, 主力營利產品在Jobs時期就已經打下基礎, 新的轉型沒太多建樹.
iphone: ~ 50%
iPad+Mac: 15+%
Wearable: 10+%
Soft/App: 20+ %
那Jobs過世十多年後的現在, Cook仍然是吃iphone加強研發的紅利, 沒看到什麼轉型成功(wearable 佔比10%而已), 那麼他的艱難到底在哪裡?
Amazon 主力營收7成仍然是販賣業, 如果加上廣告訂閱服務等等就80+%, AWS佔比15+%, 轉型?
Meta....一家98+%收入是廣告的公司, 談轉型有意義嗎?
^^A 請多多指教~
stephenchenwwc
你認為 ASML 的第一台 high NA 會在哪邊研發!? 別忘了 EUV 當初是在 GG 裏頭, 共同開發完成的. GG 現在 在新竹是有一座 R&D center.
1000K
MUS 不要逞強談論你不懂的東西....甚至連邏輯都沒守好...現在沒空電你這種小孩了
當Intel先進製程技術追上台積電後,台積電勢必會受到美國打壓!
stephenchenwwc
有競爭是好事. 但目前有看到任何能追上 GG 的跡象嗎? Morris 退休前說: 2nm 確定是能做出來. 劉德音 說要退休, 是否 GG 已達到另一階段, 可以放心, 安心離去!?
swabber wrote:
日本不是有個廠要完成了嗎?怎麼時間差不多的美國還要多些時間呢?


日本政府五千億日幣的補助直接給不囉嗦

日本的工程師薪水也沒有比台灣多,加班加到天昏地暗也不會有怨言

要是我也要去日本蓋

美國就拿到補助再說就好了
厚實的肚子 wrote:
日本政府五千億日幣的...(恕刪)


日本很配合的重要因素是SONY, Toyota, Denso的合資, 但也必須說有著很大的潛在隱憂, 就是熊本的天然災害地震和火山.
2016年的熊本大地震就造成SONY CMOS熊本廠關閉, 導致手機客戶轉向Samsung採購sensor, 同時也有不少其他半導體廠因減產而漲價.

現在TSMC的優勢在於N7以上的先進製程, 但不論是Intel 最近端的菜色Intel 4, 或者是Samsung 4LPP+都已經看到相較於N4/ N4P並不遜色, 所以敵人雖然還沒追上, 但已經聽到腳步聲了. TSMC沒有趁現在N3B仍然在領先的時候率先研究High-NA, 而是提到N3有信心贏18A, N2正在路上2025年見等等.

雖說CEO信心度很夠, 但至少到2025年才能拿到High-NA來說, A14節點要在2027直接現身的機會就不大, 感覺跟自己研發團隊當初2024就要拿到High-NA的口徑並不一致. 看起來這御三家的未來節點密度和命名玄學仍會持續從10nm就脫勾的趨勢了.
^^A 請多多指教~
stephenchenwwc
i社的工藝領先的話, 不會轉型 IFS. 也不會對外下單. 實在是 對手 AMD, 水果都用上 3nm 的話, 情況繼續緩慢惡化. 為何是緩慢? i粉還在, 繼續支持. 等太久, 耐性不夠就會轉了.
stephenchenwwc
勸你還是早點棄掉"只用密度評估工藝優劣"的觀點.
歐美最強的就是工會
身為勞工當然自己待遇要好
至於那些成本 政治等外在因素 我才不管
你要共體時艱 抱歉 我是美國人
才不吃你那一套
stephenchenwwc
沒錯! 所以 GG 真正陷入的危機是: 瞭解米國工程師. 這評估是全面向的, 最終能得出: 未來哪種人適合進 GG 米國廠. 這也是 Morris 在公開場合多次表達不滿的地方.
stephenchenwwc
你的分析, 比產業 投資分析家講的好多了. 一槍命中!
大家都推遲計畫了

https://www.datacenterdynamics.com/en/news/intel-pushes-back-construction-timeline-on-20bn-ohio-chip-fab/

英特爾以市場挑戰和美國政府資金發放緩慢為由,推遲了在俄亥俄州哥倫布市投資 200 億美元建設兩家晶片工廠的建設時間表。

這些工廠原定於明年開始生產,但根據《華爾街日報》報道,該工地的建設工作預計要到 2026 年才能完成。

《華爾街日報》的報導稱,英特爾尚未從《美國晶片法案》中獲得該項目的預期資金,該法案是兩年前同意的一項價值530 億美元的政府激勵計劃,旨在推動對美國晶片製造的投資。該公司和其他半導體生產商的撥款預計將在未來幾週內發放。
stephenchenwwc
是的! 大家都"延後"了. 大公司都很會精算的. 只是對 GG 言沒差, 3nm 在臺灣照出貨, 2nm 在新竹照裝機. 離明年正式產出 水果 手機芯片, 還有一年. 可以好好收集改善.
台灣新竹, 2024年2月4日

https://www.faraday-tech.com/html/News/pressRelease/CHI_01_0403.jsp

ASIC設計服務暨IP研發銷售廠商智原科技(Faraday Technology Corporation,TWSE:3035)宣布與Arm和英特爾合作,開發64核SoC於英特爾的18A製程。此創新的SoC整合Arm® Neoverse™運算子系統(CSS),為大規模數據中心、邊緣基礎架構和先進的5G網路提供卓越的性能和功耗效率。

該基於Arm的SoC將是智原新一代SoC平台的核心,此平台旨在協助客戶加速數據中心伺服器及高性能運算(HPC)相關ASIC和客製化SoC的開發。此外,將進一步整合來自Arm Total Design生態系統的周邊IP,確保在英特爾18A製程順利進行整合和通過驗證。這一解決方案能簡化SoC架構的前端設計流程,從而縮短整個晶片開發週期,預計將於2025年上半年推出

智原科技總經理王國雍表示:「作為Arm Total Design的設計服務合作夥伴,智原戰略性地鎖定最先進的技術節點,以滿足未來應用的不斷演進需求。我們很高興宣布我們新的SoC平台將發揮Arm Neoverse和英特爾18A的技術優勢,將使我們的ASIC和DIS(晶片實體設計服務)客戶受益,加快頂尖的數據中心及高性能運算應用的上市時間。」

Arm資深副總裁暨基礎設施事業部總經理Mohamed Awad表示:「人工智慧的進步和整個基礎設施中資料量的激增,突顯了Neoverse CSS的重要性,以及以類似Arm Total Design這樣的生態系統來加速創新的必要性。我們相當興奮看到智原和英特爾等領先企業,透過基於Neoverse CSS的SoC,成為投入Arm客製化晶片開發的先驅,也期待這項創新在推動數據中心和高性能運算應用上的發展。」

英特爾資深副總裁暨晶圓代工服務(IFS)總經理Stuart Pann表示:「我們很高興與智原合作,提供最具競爭力的18A製程技術平台開發基於Arm Neoverse CSS的SoC。我們與智原的戰略合作彰顯了我們在全球半導體供應鏈中提供技術和製造創新的承諾,有助於智原的客戶滿足全球最先進的SoC設計的功耗和性能需求。」
maya95
INTEL 18A 會採用 PowerVia 背面供電技術, 應該是被看上的原因
stephenchenwwc
應該是搶不到第一批 GG 2nm 產能的原因. 總之, 又會很熱鬧, 這才好看嘛~
i社 SS 去年下降有點多. 今年要好好加油

民族性差異,日本都要蓋第二座了
越來越多的證據表明,在 2030 年 1nm 首次亮相之前,台積電不會採用下一代 EUV 晶片製造工具

https://www.tomshardware.com/tech-industry/manufacturing/evidence-mounts-that-tsmc-wont-adopt-next-gen-euv-chipmaking-tools-until-1nm-debuts-in-the-2030-timeframe

與英特爾不同的是,台積電尚未宣布計劃何時開始使用 ASML 的下一代 High-NA 極紫外線(EUV)晶片製造工具,這自然引發了對其意圖的大量猜測。一個月前,一位分析師在給客戶的報告中寫道, 台積電將等到開始生產 1nm 製程技術後才使用 High-NA 工具。本週,DigiTimes透過其來自晶圓廠工具製造商的消息來源證實了 TMCS 將等到 1nm 才使用下一代工具,不過我們必須提醒大家,台積電尚未正式宣布這一消息。

台積電的延遲可能歸結為成本問題。SemiAnalysis的分析師認為,台積電只會開始使用具有1nm 級製程技術(稱為A10)的高數值孔徑EUV 系統,假設台積電保持目前推出新節點的節奏,這將在2029 年至2030 年的某個時候發生(生產開始-可用性)。

英特爾計劃在其18A 後製程技術中使用高數值孔徑 EUV工具,這可能意味著它將在 2026 年至 2027 年範圍內開始使用這些工具(儘管英特爾尚未正式確認時間表)。同時,所有領先的邏輯和記憶體製造商都已購買高數值孔徑 EUV 工具用於研發 (R&D) 工作,但尚未公開制定任何部署時間表。

高數值孔徑 EUV 微影工具可透過單次曝光實現 8 奈米尺寸,比現有低數值孔徑 EUV 工具的 13 奈米尺寸有顯著改進。然而,並非所有晶片製造商都急於在商業上部署這些晶片製造工具,因為現有的 EUV 系統可以透過雙圖案化實現 8 奈米分辨率,表面上是為了降低整體成本。高數值孔徑 EUV 工具也極為昂貴,需要對現有製造設施進行重大改造才能適應其龐大的尺寸。

需要記住的一件事是,計劃往往會根據現有技術的性能以及其他市場因素而改變。也就是說,雖然台積電看起來不會很快插入高數值孔徑 EUV 工具,但該計畫還不是正式的,即使是,該公司的計畫也總是會改變。

==

延伸閱讀

ASML 困境:高數值孔徑 EUV 比低數值孔徑 EUV 多重圖案化更糟糕
ASML Dilemma: High-NA EUV is Worse vs Low-NA EUV Multi-Patterning

https://www.semianalysis.com/p/asml-dilemma-high-na-euv-is-worse
關閉廣告
文章分享
評分
評分
複製連結

今日熱門文章 網友點擊推薦!