宇中人 wrote:
我覺得那顆鑽石比CPU還搶眼阿~~好大顆阿
蘇媽真的好故意，
藏了一個梗，
弄一個鑽石在後面
個人積分：654分
文章編號：70806794
個人積分：2179分
文章編號：70806962
個人積分：84分
文章編號：70807765
個人積分：3366分
文章編號：70808379
個人積分：688分
文章編號：70808399
個人積分：333分
文章編號：70809091
個人積分：5423分
文章編號：70809989
個人積分：2451分
文章編號：70813461
dennis.F wrote:
AMD今日在舊金山舉...(恕刪)
老實說，這樣的架構我還蠻擔憂的
這次的設計比起第一代Zen架構，更加的依賴IF總線
但是TR2 的四個die的WX家族的殷鑑不遠
就是跨die存取會造成延遲的問題
現在全部的Computer Processor Unit Chiplet都需要跨晶粒走IF總線去I/O die裡取記憶體控制器存取的的資料……
那樣豈不是每個CPU Chiplet都會受到影響？
當然現在就斷言還太早，但是這可能是一個需要去留意的問題
不過其他部分倒是都算好消息
例如浮點運算頻寬終於來到了256Bit，這樣跑AVX2指令集的效能應該會比起一代有相當程度的改善
而且雖然這次的處理器是伺服器級的EPYC，但是也已經能夠讓人一窺未來的Zen 2 Ryzen處理器（Ryzen 3000系列）的模樣了
大概就是一到兩個CPU Chiplet跟I/O die（不過規格應該是會縮水，起碼記憶體控制器應該還是雙通道）的組合
也許是R3:8C8T/R5:8C16T/R7:12C24T（據說一開始不會直接開到16C）的組合？
而後年的Zen 2架構的Ryzen APU（我猜的，感覺AMD就是打算讓APU的架構落後一般Ryzen處理器一個世代，但是應該不會有Zen+架構的APU（改動幅度太小））可能就是一個CPU Chiplet搭配一個Navi(?)架構的iGPU（跟一個I/O die）？
我好興奮呀！我好興奮呀！
個人積分：2094分
文章編號：70814942
個人積分：4057分
文章編號：70816728
小惡魔市集
關閉廣告