yvoli8 wrote:
剛看了youtuber...(恕刪)
用功耗堆的,好浪費地球的資源
個人用不到5090那種卡
不過準備收便宜的4060~4070
eclair_lave wrote:
都做到750 mm² ,再上去頂多800 mm²就是光罩極限尺寸了
除非改3nm製程或是多晶片封裝
現在跨製程開發生產的成本是指數成長,且3nm因為大家搶產能太兇,TSMC後來對AI用途生產的訂單漲價逼客戶除非必要否則改去用較舊的製程產能去
多晶封裝要看怎麼選擇方案
導線載板(銅線連結)成本最低,延遲跟功耗較高
如果是用CoWoS,一樣卡產能被其他AI或更大尺寸的高價晶片訂單給擠出去
而CoWoS目前有三種方案
一個是CoWoS-S(全矽中繼層)是目前主流,也是最早推出的方案,這個方案需要的中繼層尺寸是上建築所有晶片的總和再大一些,所以成本也最高(印象裡TSMC主要是拿14nm來做矽中繼層)
另外兩個是
CoWoS-R(重分布層),產能較少但較便宜,一般用在網通或是邊緣ai用途晶片生產
跟CoWoS-L(重分佈層+局部矽互聯),成本在上述兩者之間,目前最新的方案,但基本上被Blackwell這類大型晶片給搶光光
也就是說根本沒的選
如果改多晶封裝就只有更耗能的導線載板銅連結方案有足夠產能
功耗也會比目前的表現再更高一點而也還是更貴