在半導體工藝處理器的命名上，台積電，三星晶體從16 / 14nm剛才就有點跑偏了，沒有嚴格按照ITRS協會的定義來走了，將依次命名變成了兒戲，英特爾在這點上倒是很 老實，所以吃虧過多，實際上他們的10nm路由器晶體管密度就有1億/ mm2，比三星，台積電的7nm還要高一點。
在10nm走上正軌之後，英特爾宣布他們的半導體工藝發展將回到2年一個週期的路線上來，2021年就會量產7nm工藝，首發高效的Xe架構GPU，2022年會擴展到更多的 CPU等產品中。
台積電上周正式宣布了3nm工藝的細節，該工藝晶體管密度達到了2.5億/ mm2，預計在2021年進入風險試產階段，2022年下半年量產。
那英特爾7nm及以下工藝的水平如何呢？現在還沒公佈官方細節，不過英特爾從22nm工藝到14nm是2.4x縮放，14nm到10nm是2.7x縮放，都超過了摩爾定律的2x工藝縮放水平。
英特爾首席執行官司睿博之前提到過7nm工藝會會到正常規模，那至少是2x至2.4x縮放，意味著7nm工藝的晶體管密度將達到20億/ mm2至2.4億/ mm2之間。
這樣看來，如果是2.4億/ mm2的水平，那英特爾的7nm工藝能夠達到台積電3nm工藝的水平，保守一點2億/ mm2的話，那也非常接近了。
別忘了，7nm之後英特爾將會進入5nm時鐘，時間點會在2023年，按照Intel的水平，至少也是2x縮放，那晶體管密度至少會達到4億/ mm2，遠遠超過台積電的3nm工藝水平， 台積電的2nm工藝在2023年之前應該沒戲的。
------------------------------------------------------------------------------------------
台積電是不是灌水越來越嚴重？
如果上文內容屬實，那麼台積電7nm實際上大概9500萬/mm2.
5nm大約1.5億/mm2
3nm大約2.4億/mm2
台積電每次新工藝只提高1.6倍？騙很大？
英特爾10nm 大約1億/mm2
明年出來的7nm就會達到2.4億/mm2 意味明年出來的7nm就會超過台積電的後年出的3奈米？
有沒有台積電灌水嚴重的掛？
不知道中國大陸的中芯現狀如何？聽說年底會出“7nm”，希望中芯能快點趕上
個人積分：1431分
文章編號：77316251
個人積分：12114分
文章編號：77316552
游戏脑力 wrote:
在半導體工藝處理器的命名上，台積電，三星晶體從16 / 14nm剛才就有點跑偏了，沒有嚴格按照ITRS協會的定義來走了，將依次命名變成了兒戲，英特爾在這點上倒是很 老實，所以吃虧過多，實際上他們的10nm路由器晶體管密度就有1億/ mm2，比三星，台積電的7nm還要高一點。
在10nm走上正軌之後，英特爾宣布他們的半導體工藝發展將回到2年一個週期的路線上來，2021年就會量產7nm工藝，首發高效的Xe架構GPU，2022年會擴展到更多的 CPU等產品中。
台積電上周正式宣布了3nm工藝的細節，該工藝晶體管密度達到了2.5億/ mm2，預計在2021年進入風險試產階段，2022年下半年量產。
那英特爾7nm及以下工藝的水平如何呢？現在還沒公佈官方細節，不過英特爾從22nm工藝到14nm是2.4x縮放，14nm到10nm是2.7x縮放，都超過了摩爾定律的2x工藝縮放水平。
英特爾首席執行官司睿博之前提到過7nm工藝會會到正常規模，那至少是2x至2.4x縮放，意味著7nm工藝的晶體管密度將達到20億/ mm2至2.4億/ mm2之間。
這樣看來，如果是2.4億/ mm2的水平，那英特爾的7nm工藝能夠達到台積電3nm工藝的水平，保守一點2億/ mm2的話，那也非常接近了。
別忘了，7nm之後英特爾將會進入5nm時鐘，時間點會在2023年，按照Intel的水平，至少也是2x縮放，那晶體管密度至少會達到4億/ mm2，遠遠超過台積電的3nm工藝水平， 台積電的2nm工藝在2023年之前應該沒戲的。
------------------------------------------------------------------------------------------
台積電是不是灌水越來越嚴重？
如果上文內容屬實，那麼台積電7nm實際上大概9500萬/mm2.
5nm大約1.5億/mm2
3nm大約2.4億/mm2
台積電每次新工藝只提高1.6倍？騙很大？
英特爾10nm 大約1億/mm2
明年出來的7nm就會達到2.4億/mm2 意味明年出來的7nm就會超過台積電的後年出的3奈米？
有沒有台積電灌水嚴重的掛？
不知道中國大陸的中芯現狀如何？聽說年底會出“7nm”，希望中芯能快點趕上
游戏脑力 wrote:紅字就可以知道完全是推論
如果真的是這樣，amd大概還有1年多的紅利可以跟intel戰長期還是會被打回原形？
然後這推論可信度很低
7nm5nm這是晶體大小 不包含間隔
台積電同製程確實在技術上略遜一點 晶體間的間隔比intel要寬 所以電晶體數稍微少了一點
但是在新製程加持下 即便"可能較寬"(註)的間隔 在電晶體實際縮小下 依然大贏過intel舊製成
新製程電晶體實際縮小 電晶體數量就增加了
然後電晶體數量是實力 但是目前intel沒有超越過台GG電晶體密度與總數的實品
解釋權不在intel身上
做出來超越了再說
然後intel說恢復過去製程兩年一改 今年10nm, 2022 7nm, 2024 5nm, 2026 3nm？
問題是台積電是今年就5nm了 intel說晶體數量相近的7nm也要到2022了
2020 vs 2022 intel輸2年
台積電說3nm明年照時程會出現 intel要2024年才有接近的電晶體數量的5nm
2021 vs 2024 intel輸3年
也就是現在intel噴電晶體數要照intel說的公正方式表示
結果10nm vs 14nm到現在 與未來四年的製程預測
實際電晶體總數 intel年年輸
公正的方式也救不了你
而台GG要是在2021確實產出3nm 那在輸給intel 2026 3nm之前
台GG有五年時間可以改善優化3nm製程或推出更新的2nm, 1nm製成
除非intel是製程跳級在生產的 不然要超越是不太可能的事情
而製程跳級生產的後果 可以看看三星那超慘的良率
-----------------
註：新製程 不僅晶體縮小 間隔也會跟著縮小
但intel沒有新製程產品可以實際比對
照過去同製程的狀況台GG較寬
而用可能兩字去做假設「同製程下 台GG晶體間隔比intel寬」
真正寬度比較 還是要intel實際產品出現才能比較
彈幕濃！
個人積分：1940分
文章編號：77318369
個人積分：5423分
文章編號：77318916
個人積分：8335分
文章編號：77318992
游戏脑力 wrote:
如果上文內容屬實，那麼台積電7nm實際上大概9500萬/mm2.
5nm大約1.5億/mm2
3nm大約2.4億/mm2
台積電每次新工藝只提高1.6倍？騙很大？
.(恕刪)
你現在到底是講N7 HD .N7 HP 還是N7P 還是N7+ ？？？
TSMC目前已量產的7nm製程裏密度最高的是官宣比N7再提升1.2x密度的N7+
初代N7製程裏的HD低功耗N7的電晶體密度為91.2 MTr/mm²，那表示N7+最大密度大約有109.44MTr/mm²的程度（而且它是已量產製程）
intel的14nm密度有好幾種說法，有看過37.5MTr/mm2，也有寫43.5MTr/mm2，10mm官宣100.8MTr/mm2不管那怎算都沒超過2.7x，更不用說理論值歸理論值，實際設計電路上根本不會都用最小間距去規劃，為了散熱跟信號，甚至還有直接在高熱電路周圍留白一整塊作散熱緩衝的狀況
intel餅畫這麼大，結果10nm抖了兩代至今高性能版本還是生不出來，這樣是有啥好講好比的？
個人積分：772分
文章編號：77319616
個人積分：2511分
文章編號：77319630
個人積分：1539分
文章編號：77320237
個人積分：336分
文章編號：77321242
關閉廣告