宅男工程師 wrote:
J-Test pattern 除基頻外, 還搭配諧波. 其構造類似樂器的基音+泛音列. 而低階 DAC 抗 digital jitter 能力低落, 會遺失大部分的諧波(泛音列)....(恕刪)
Julian Dunn所提出的J-Test,是個很神來一筆的妙,很不容易理解的測試手法。我也是看了網路文章好多遍才有點感覺,也跟您分享。
1. J-Test可用來測試DAC timing(含clock) jitter的性能
2. 巧妙之處在於Dunn先生在1/4 DAC頻率(例如12kHz)的方波上,又埋了另一個更低頻方波(例如約250Hz)。在由時域轉頻率展開後,就是頻譜上底部那些小小的線段。(下圖取自ASR)

3. 下方這些頻率能量理論上非常小,甚至小於一般DAC的noise floor,在量測時幾乎看不到。有趣的是當jitter變大時. 這些原本應該很小的訊號會隨著jitter變大而被放大,變成可量測得到的訊號。
因此,量測結果的判讀方式,是這些250Hz方波頻率能量,越小越好。也就是頻譜圖下方一根根的東西越低,表示DAC的jitter越小。