https://www.anandtech.com/show/16656/ibm-creates-first-2nm-chip
IBM宣布成功試產旗下2nm製程晶片，實現在150平方公厘（mm²）面積晶圓中放置500億組電晶體，換算之下每平方公厘約有3.3億組電晶體。
相比台積電及三星目前廣泛使用的7nm製程，大約在每平方公厘面積放置9,000萬組電晶體，同時台積電的5nm FinFET製程約可在相同面積放置1.7億組電晶體，而三星的則可放置5nm LPE製程則約可放置1.3億組，顯然IBM此次順利試產的2nm製程幾乎有翻倍成長。
另外，相比在7nm製程下製程驅動相同電晶體數量所需電力，在2nm製程僅需以25%電力即可運作，相當於效能提升75%！意味將可讓更多運算設備更為省電，或是能以相同電力對應更高運算效能。
若以電力損耗程度計算的話，相比7nm製程設計，在2nm製程情況下約可節省45%電力損耗，意味運算設備可以更不用擔心電力損耗過快問題，甚至用於智慧型手機產品的話，更可讓電力延長至4天左右。
IBM強調推進2nm製程技術預期可帶動更大規模運算，其中更包含可大幅推進目前在量子力學運算應用，另外也能帶動諸如自動駕駛、5G或日後的6G網路應用，甚至也能加速人工智慧應用成長。
不過從IBM在2015年便宣布旗下7nm製程順利試產，但直到2020年8月才正式推出第一款7nm製程商用晶片產品，因此這次宣布成功試產2nm製程晶片，實際進入量產階段可能還會需要一些時間等待。
而從目前各廠製程技術開始有不同設計分歧來看，例如台積電目前依然偏重藉由FinFET技術讓電晶體以立體形式堆疊，而不像三星採進階光照技術，讓電晶體能以更細微形式成形，而這樣的作法差異也造成兩邊製程技術對應電晶體分布密度不同，進而反應在運算效能表現差異。
目前在製程推進競爭中，台積電與三星都已經進入5nm製程階段，而接下來也將陸續推進4nm及3nm，以及2nm製程，而Intel方面則表示接下來也會從現有10nm製程推進7nm階段，其中因為Intel在製程規格定義上的電晶體密度，相較台積電及三星的定義更高，因此Intel的7nm製程約會介於台積電的5nm至4nm之間，但目前至少要等到2023年才會正式投產。
