tonyboy015 wrote:
N5=N5較7nm製程於效能上提升15%，功耗部分下降30%，電晶體密度增加80%。
之前有網友提醒，電晶體密度增加的話功耗也會隨著增加，所以散熱會不易，但N5
製程功耗部分下降30%，假設明年把3900X舊瓶裝新酒，這樣整體功耗會在下降嗎?..(恕刪)
那是 IC 設計那邊的問題...
該留多大的散熱面積 , 就要想辦法設計夠大的面積進去,
就和 Layout PCB 一樣, 線要用多粗多細, 是由電路設計這邊者決定.
像 PCB 廠製程能力列表, 最小線寬是 4mil, 最小間隙是 4mil,
http://brightenpcb.com/capabilitis.html
你也不會真的 每條銅箔 全都真的給它 畫 4mil 的線, 兩條線的間隙, 全都給擠到4mil.
走大電流的, 你一樣會畫較寬的銅箔; 跑較高的電壓地方, 你一樣會拉的比較開.
